CHƯƠNG 3: MẠCH LOGIC TỔ HỢP

GIỚI THIỆU CHUNG

Các hàm logic được thực hiện nhờ các hệ vật lý gọi là các *hệ logic* hay là các *mạch logic*. Trong chương 3 chúng ta đề cập đến các mạch logic tổ hợp, tức là các mạch mà tín hiệu ở đầu ra chỉ phụ thuộc vào tín hiệu ở đầu vào của mạch tại thời điểm đang xét. Nói cách khác, các tín hiệu ra không phụ thuộc vào "lịch sử " của tín hiệu vào trước đó, nghĩa là các hệ này làm việc theo nguyên tắc không có nhớ. Hoạt động của các mạch tổ hợp được mô tả bằng các bảng trạng thái hoặc bằng các hàm chuyển mạch logic đặc trưng cho quan hệ giữa các đại lượng vào và ra của hệ thống. Về mặt cấu trúc, các mạch tổ hợp không chứa một thiết bị hoặc một phần tử nhớ thông tin nào cả.

Trong chương này đề cập đến các mạch điện cụ thể thực hiện các chức năng khác nhau của hệ thống số. Các mạch điện này được thiết kế dựa trên các cổng logic tổ hợp. Các cổng logic này được tích hợp trong một IC cỡ vừa (MSI) có chứa khoảng vài chục tới vài trăm các các cổng logic cơ sở. Những linh kiện này được chế tạo nhằm thực hiện một số các hoạt động thu nhận, truyền tải, biến đổi các dữ liệu thông qua tín hiệu nhị phân, xử lý chúng theo một phương thức nào đó.

Phần đầu của chương giới thiệu cách phân tích và thiết kế các mạch logic tổ hợp đơn giản.

Phần tiếp theo giới thiệu một số mạch tổ hợp thông dụng trong các hệ thống số:

- Mã hoá và giải mã các luồng dữ liệu nhị phân.

- Ghép kênh và phân kênh để chọn hoặc chia tách các luồng số nhị phân theo những yêu cầu nhất định để định tuyến cho chúng trong việc truyền dẫn thông tin.

- Các mạch cộng, trừ, so sánh số nhị phân để đánh giá định tính và định lượng trọng số của các số nhị phân.

- Mạch tạo và kiểm tra tính chẵn lẻ, mạch tạo và giải mã Hamming.

- Đơn vị số học và logic (ALU).

PTIT

3.1 KHÁI NIỆM CHUNG

Căn cứ vào đặc điểm và chức năng logic, các mạch số được chia thành 2 loại chính: mạch tổ hợp và mạch tuần tự (mạch tuần tự được trình bày ở chương sau).

3.1.1. Đặc điểm cơ bản của mạch tổ hợp

Trong mạch số, mạch tổ hợp là mạch mà trị số ổn định của tín hiệu đầu ra ở thời điểm đang xét chỉ phụ thuộc vào tổ hợp các giá trị tín hiệu đầu vào. Đặc điểm cấu trúc mạch tổ hợp là được cấu trúc nên từ các cổng logic. Vậy các mạch điện cổng ở chương 2 và các mạch logic ở chương 3 đều là các mạch tổ hợp.

3.1.2. Phương pháp biểu diễn chức năng logic

Các phương pháp thường dùng để biểu diễn chức năng logic của mạch tổ hợp là hàm số logic, bảng trạng thái, sử dụng logic, bảng Cac nô (Karnaugh), cũng có khi biểu thị bằng đồ thị thời gian dạng xung.

Đối với vi mạch cỡ nhỏ (SSI) thường biểu diễn bằng hàm logic. Đối với vi mạch cỡ vừa (MSI) thường biểu diễn bằng bảng trạng thái.

3.2 PHÂN TÍCH MẠCH LOGIC TỔ HỢP


Phân tích mạch logic tổ hợp là đánh giá một mạch điện. Trên cơ sở đó, có thể rút gọn, chuyển đổi dạng thực hiện của mạch điện để có được lời giải tối ưu theo một nghĩa nào đấy.

Mạch tổ hợp có thể bao gồm hai hay nhiều tầng, mức độ phức tạp của của mạch cũng rất khác nhau.

Nếu mạch đơn giản thì tiến hành lập bảng trạng thái, viết biểu thức, rút gọn, tối ưu (nếu cần) và cuối cùng vẽ lại mạch điện.

Nếu mạch phức tạp thì tiến hành phân đoạn mạch để viết biểu thức, sau đó rút gọn, tối ưu (nếu cần) và cuối cùng vẽ lại mạch điện.

Ví dụ: Phân tích mạch logic sau và tối ưu mạch:




Hình 3. 1. Sơ đồ mạch logic

Viết biểu thức hàm và thực hiện rút gọn:

$$F = ABC + \bar{A}BC + A\bar{B}C + AB\bar{C}$$

$$\Rightarrow F = \bar{A}BC + ABC + A\bar{B}C + ABC + AB\bar{C} + ABC$$
$$= BC(A + \bar{A}) + AC(B + \bar{B}) + AB(C + \bar{C})$$
$$= BC + AC + AB$$

Từ đó vẽ được mạch sau:




Hình 3. 2. Sơ đồ mạch logic sau khi rút gọn

PTIT

Thực hiện tối ưu về dạng toàn NAND:

$$\Rightarrow F = \overline{\overline{AB + AC + BC}} = \overline{\overline{AB}.\overline{AC}.\overline{BC}}$$

Từ đó vẽ được mạch sau:




Hình 3. 3. Sơ đồ mạch logic sau khi tối ưu.

Sơ đồ hình 3.3 chưa thực sự tối ưu vì vẫn sử dụng hai loại cổng NAND (NAND 2 lối vào và NAND 3 lối vào), do vậy phải tối ưu về dạng NAND 2 lối vào:

$$\Rightarrow F = AB + AC + BC = A(B + C) + BC =$$

$$= \overline{\overline{A\,\overline{(B + C)}}} + BC = \overline{\overline{A}.\overline{\overline{B}.\overline{C}}}.\overline{BC}$$

Từ đó vẽ được mạch sau:



Hình 3. 4. Sơ đồ mạch logic sử dụng cổng NAND 2 lối vào.

3.3 THIẾT KẾ MẠCH LOGIC TỔ HỢP

Quá trình thiết kế nói chung của mạch tổ hợp gồm các bước được mô tả trên hình 3.5.


Phương pháp thiết kế logic các mạch tổ hợp là các bước cơ bản tìm ra sơ đồ mạch điện logic từ các yêu cầu nhiệm vụ đã cho.

Các bước của quá trình thiết kế có thể rút gọn trong bốn bước chính:

+ Phân tích yêu cầu

Yêu cầu nhiệm vụ thiết kế của vấn đề logic thực có thể là những yêu cầu trình bày dưới dạng văn bản, cũng có thể là một bài toán logic cụ thể. Nhiệm vụ phân tích là xác định cái nào là biến số đầu vào, cái nào là hàm số đầu ra và mối quan hệ logic giữa hàm và biến.

PTIT



Hình 3. 5. Các bước thiết kế mạch logic tổ hợp

+ Bảng trạng thái:


Đầu tiên, từ các yêu cầu cụ thể liệt kê thành bảng biểu diễn quan hệ tương ứng giữa trạng thái tín hiệu đầu vào và trạng thái hàm số đầu ra. Đó là bảng kê chức năng logic gọi tắt là bảng chức năng (hay là bảng trạng thái).

Tiếp theo thay các giá trị logic cho trạng thái, tức là dùng các ký hiệu 0 và 1 thay cho các trạng thái tương ứng của đầu vào và đầu ra. Kết quả được bảng trạng thái.

Ví dụ : Một ngôi nhà hai tầng. Người ta lắp hai chuyển mạch hai chiều tại hai tầng, sao cho ở tầng nào cũng có thể bật hoặc tắt đèn. Hãy thiết kế một mạch logic mô phỏng hệ thống đó?

Lời giải:

+ Nếu ký hiệu hai công tắc là hai biến A, B. Khi ở tầng 1 bật đèn và lên tầng 2 thì tắt đèn đi và ngược lại. Như vậy đèn chỉ có thể sáng ứng với hai tổ hợp chuyển mạch ở vị trí ngược nhau. Còn đèn tắt khi ở vị trí giống nhau. Hệ thống chiếu sáng trong có sơ đồ như hình 3.6.




Hình 3. 6. Mạch điện của hệ chiếu sáng

Bảng trạng thái mô tả hoạt động của hệ như chỉ ở bảng 3-3.

A	B	F = A ⊕ B
0	0	0
0	1	1
1	0	1
1	1	0

Bảng 3-3. Bảng trạng thái mô tả hoạt động của hệ chiếu sáng

PTIT



Hình 3. 7. Sơ đồ logic thể hiện hàm F

Biểu thức của hàm là: $F = \overline{A}B + A\overline{B} = A \oplus B$

hoặc $$F = \overline{\overline{AB}\ A}\ \ \overline{\overline{AB}\ B}$$

Đây là hàm XOR. Hàm này có thể được thể hiện bằng nhiều kiểu mạch khác nhau. Hình 3.7 là một dạng sơ đồ thể hiện hàm F.

3.4. MẠCH MÃ HOÁ VÀ GIẢI MÃ

3.4.1 .Một số loại mã thông dụng

3.4.1.1 Các dạng mã nhị thập phân (BCD-Binary Coded Decimal)

Số BCD có vai trò rất quan trọng trong máy tính. Khi đưa số thập phân vào máy tính thì phải chuyển số thập phân đó thành số nhị phân và khi hiển thị phải chuyển số nhị phân thành thập phân. Số BCD thực hiện nhiệm vụ chuyển 10 ký hiệu thập phân thành cụm số nhị phân 4 bit (1 đêcat). Từ số 10 trở lên thì mỗi ký hiệu số được biểu thị ít nhất bằng 2 đêcat nhị phân.

Ví dụ: 9 = 1001; 10 = 0001 0000.

Có rất nhiều cách mã hóa 10 ký hiệu thập phân thành 4 bit nhị phân, nhưng trong phần này chỉ giới thiệu một số mã BCD thông dụng.

Mã BCD tự nhiên (N-BCD: Nature BCD) hay gọi là mã BCD 8421.

Trong mã N-BCD, các chữ số thập phân được nhị phân hoá theo trọng số như nhau 2^3, 2^2, 2^1, 2^0 nên có 6 tổ hợp dư, ứng với các số thập phân 10, 11, 12, 13, 14 và 15. Sự xuất hiện các tổ hợp này trong bản tin được gọi là lỗi dư.

Ngoài mã NBCD còn có rất nhiều loại mã BCD với các trọng số khác nhau. Bảng 1-4 giới thiệu một số loại mã BCD thường gặp với các chỉ số đi theo mã là các trọng số BCD ở các vị trí tương ứng.

a) Mã BCD 7421.

b) Mã BCD 5121.

c) Mã BCD 2421 (mã Aiken). Mã Aiken được sắp xếp đối xứng, tức là sự phủ định của tất cả các vị trí của một từ mã nhị phân ở một vị trí nào đó sẽ có một từ mã nằm đối xứng có phần bù tương ứng.

Ví dụ:

$7_{10} = 0\ 1\ 1\ 1_2 = 0 \times 2^3 + 1 \times 2^2 + 1 \times 2^1 + 1 \times 2^0$ với BCD 8421

PTIT

$= 1\ 0\ 0\ 0_2 = 1 \times 7 + 0 \times 4 + 0 \times 2 + 0 \times 1$ với BCD 7421

$= 1\ 0\ 1\ 0_2 = 1 \times 5 + 0 \times 1 + 1 \times 2 + 0 \times 1$ với BCD 5121

$= 1\ 1\ 0\ 1_2 = 1 \times 2 + 1 \times 4 + 0 \times 2 + 1 \times 1$ với BCD 2421

Ưu điểm:

- Mã BCD có trọng số không thay đổi;
- Được sắp xếp theo quy luật.
- Dễ nhớ.

Nhược điểm:

- Xuất hiện từ mã 0000 và 1111. Tổ hợp này dễ dàng được tạo thành do các nhiễu gây ra nên dễ xuất hiện lỗi kỹ thuật.

Số thập phân	Trọng số của mã BCD				
	8421	7421	5121	2421	4221
0	0 0 0 0	0 0 0 0	0 0 0 0	0 0 0 0	0000
1	0 0 0 1	0 0 0 1	0 0 0 1	0 0 0 1	0001
2	0 0 1 0	0 0 1 0	0 0 1 0	0 0 1 0	0010
3	0 0 1 1	0 0 1 1	0 0 1 1	0 0 1 1	0011
4	0 1 0 0	0 1 0 0	0 1 1 1	0 1 0 0	1000
5	0 1 0 1	0 1 0 1	1 0 0 0	1 0 1 1	0111
6	0 1 1 0	0 1 1 0	1 0 0 1	1 1 0 0	1100
7	0 1 1 1	1 0 0 0	1 0 1 0	1 1 0 1	1101
8	1 0 0 0	1 0 0 1	1 0 1 1	1 1 1 0	1110
9	1 0 0 1	1 0 1 0	1 1 1 1	1 1 1 1	1111

Bảng 3-4. Cấu tạo mã BCD với các trọng số khác nhau.

PTIT

3.4.1.2. Các dạng mã nhị phân khác

a. Mã dư 3

Do trọng số nhị phân của mỗi vị trí biểu diễn thập phân là tự nhiên nên máy tính có thể thực hiện trực tiếp các phép tính cộng, trừ, nhân, chia theo mã NBCD. Tuy nhiên nhược điểm chính của mã là tồn tại tổ hợp toàn Zero (0), gây khó khăn trong việc đồng bộ khi truyền dẫn tín hiệu.

Vì vậy, người ta sử dụng mã Dư-3 được hình thành từ mã NBCD bằng cách cộng thêm 3_{10} vào mỗi tổ hợp mã. Như vậy, mã không bao gồm tổ hợp toàn Zero. Mã Dư-3 chủ yếu được dùng để truyền dẫn tín hiệu mà không dùng cho việc tính toán trực tiếp.

b. Mã Gray.

Mã Gray còn được gọi là mã cách 1, là loại mã mà các tổ hợp mã kế nhau chỉ khác nhau duy nhất 1 bit. Loại mã này không có tính trọng số. Do đó, giá trị thập phân đã được mã hóa chỉ được giải mã thông qua bảng mã mà không thể tính theo tổng trọng số như đối với mã BCD.

Mã Gray có thể được tổ chức theo nhiều bit. Bởi vậy, có thể đếm theo mã Gray.

Cũng tương tự như mã BCD, ngoài mã Gray chính còn có mã Gray dư-3.

c. Mã Johnson (vòng xoắn).

Mã Johnson sử dụng 5 bit nhị phân để biểu diễn 10 ký hiệu thập phân. Mã này có số bit 1 tăng dần từ trái qua phải cho đến khi đầy, sau đó giảm dần bit 1.

d. Mã vòng

Mã vòng sử dụng 10 bit nhị phân để biểu diễn 10 ký hiệu thập phân với các trọng số 9876543210. Mỗi tổ hợp mã chỉ bao gồm một bit 1 chạy vòng từ phải qua trái.

Số thập phân	Số nhị phân	Mã dư 3	Mã Gray	Mã Gray Dư 3	Mã Johnson	Mã vòng
0	0 0 0 0	0 0 1 1	0 0 0 0	0 0 1 0	0 0 0 0 0	0 0 0 0 0 0 0 0 0 0 1
1	0 0 0 1	0 1 0 0	0 0 0 1	0 1 1 0	1 0 0 0 0	0 0 0 0 0 0 0 0 1 0
2	0 0 1 0	0 1 0 1	0 0 1 1	0 1 1 1	1 1 0 0 0	0 0 0 0 0 0 0 1 0 0
3	0 0 1 1	0 1 1 0	0 0 1 0	0 1 0 1	1 1 1 0 0	0 0 0 0 0 0 1 0 0 0
4	0 1 0 0	0 1 1 1	0 1 1 0	0 1 0 0	1 1 1 1 0	0 0 0 0 0 1 0 0 0 0
5	0 1 0 1	1 0 0 0	0 1 1 1	1 1 0 0	1 1 1 1 1	0 0 0 0 1 0 0 0 0 0
6	0 1 1 0	1 0 0 1	0 1 0 1	1 1 0 1	0 1 1 1 1	0 0 0 1 0 0 0 0 0 0
7	0 1 1 1	1 0 1 0	0 1 0 0	1 1 1 1	0 0 1 1 1	0 0 1 0 0 0 0 0 0 0
8	1 0 0 0	1 0 1 1	1 1 0 0	1 1 1 0	0 0 0 1 1	0 1 0 0 0 0 0 0 0 0
9	1 0 0 1	1 1 0 0	1 1 0 1	1 0 1 0	0 0 0 0 1	1 0 0 0 0 0 0 0 0 0

Bảng 3-5. Cấu tạo của một số mã nhị phân thông dụng.


PTIT

3.4.2. Các mạch mã hoá:

Nói một cách tổng quát, mã hoá là dùng văn tự, ký hiệu hay mã để biểu thị một đối tượng xác định. Các hệ thống điện tử số (như máy tính) chỉ tiếp nhận thông tin dưới dạng nhị phân, mã nhị phân có hai chữ số 0 và 1, vì vậy các số liệu, các lệnh cho máy tính thực hiện đều phải được biểu diễn dưới dạng nhị phân. Sau khi đã được máy tính xử lý cần thiết phải giải mã để đưa thông tin cho con người (hệ thập phân). Mã nhị phân n bit có 2^n trạng thái, có thể biểu thị 2^n tín hiệu. Vậy để tiến hành mã hoá N tín hiệu, cần sử dụng n bit sao cho $2^n \geq N$.

Bộ mã hoá là mạch điện thao tác mã hoá, có nhiều bộ mã hoá khác nhau, bộ mã hoá nhị phân, bộ mã hoá nhị - thập phân, bộ mã hoá ưu tiên v.v.

3.4.2.1. Bộ mã hoá thập phân sang BCD8421:



Hình 3. 8. Sơ đồ khối mạch mã hóa

Bộ mã hoá nhị - thập phân là mạch điện chuyển mã hệ thập phân bao gồm 10 chữ số, đầu ra là nhóm mã số nhị phân gọi là mã nhị phân BCD (Binary Coded Decimal). Căn cứ vào công thức $2^n \geq N = 10$ nên chọn n = 3. Mã nhị phân 4 bit có 16 tổ hợp (từ mã). Chỉ cần chọn 10 từ mã tuỳ ý trong số đó là đủ biểu thị 10 tín hiệu đầu vào, vậy có rất nhiều phương án tạo ra bộ mã hóa BCD.

Dưới đây là bảng mã hoá BCD – 8421 rất thường dùng:


Số thập phân	D	C	B	A
0 (Y_0)	0	0	0	0
1 (Y_1)	0	0	0	1
2 (Y_2)	0	0	1	0
3 (Y_3)	0	0	1	1
4 (Y_4)	0	1	0	0
5 (Y_5)	0	1	0	1
6 (Y_6)	0	1	1	0
7 (Y_7)	0	1	1	1
8 (Y_8)	1	0	0	0
9 (Y_9)	1	0	0	1

Bảng 3-3. Bảng mã hoá BCD – 8421:

Từ bảng trạng thái 3-4, tìm được biểu thức đầu ra sau

$$\left.\begin{aligned} D &= Y_8 + Y_9 = \overline{\overline{Y}_8.\overline{Y}_9} \\ C &= Y_4 + Y_5 + Y_6 + Y_7 = \overline{\overline{Y}_4.\overline{Y}_5.\overline{Y}_6.\overline{Y}_7} \\ B &= Y_2 + Y_3 + Y_6 + Y_7 = \overline{\overline{Y}_2.\overline{Y}_3.\overline{Y}_6.\overline{Y}_7} \\ A &= Y_1 + Y_3 + Y_5 + Y_7 + Y_8 = \overline{\overline{Y}_1.\overline{Y}_3.\overline{Y}_5.\overline{Y}_7.\overline{Y}_8} \end{aligned}\right\} \quad (3.1)$$

Sơ đồ logic của bộ mã hoá BCD – 8421 được trình bày trên hình 3.9.



Hình 3. 9. Sơ đồ logic của bộ mã hoá nhị - thập phân.

PTIT


Từ hệ phương trình trên có thể viết lại như sau (dùng định lý DeMorgan) và dùng ma trận diode (cổng AND) để xây dựng mạch (hình 3.10).

$$\overline{D} = \overline{Y_8 + Y_9} = \overline{Y_8} \,.\, \overline{Y_9}$$

$$\overline{C} = \overline{Y_4 + Y_5 + Y_6 + Y_7} = \overline{Y_4} \,.\, \overline{Y_5} \,.\, \overline{Y_6} \,.\, \overline{Y_7}$$

$$\overline{B} = \overline{Y_2 + Y_3 + Y_6 + Y_7} = \overline{Y_2} \,.\, \overline{Y_3} \,.\, \overline{Y_6} \,.\, \overline{Y_7}$$

$$\overline{A} = \overline{Y_1 + Y_3 + Y_5 + Y_7 + Y_9} = \overline{Y_1} \,.\, \overline{Y_3} \,.\, \overline{Y_5} \,.\, \overline{Y_7} \,.\, \overline{Y_9}$$



Hình 3. 10. Mạch mã hóa dùng diode

3.4.2.2. Bộ mã hoá ưu tiên

Trong các bộ mã hoá thông thường, tín hiệu đầu vào tồn tại độc lập (không có tình huống có 2 tín hiệu trở lên đồng thời tác động). Bộ mã hoá ưu tiên thì khác, có thể có nhiều tín hiệu đồng thời đưa đến, nhưng mạch điện chỉ tiến hành mã hoá tín hiệu điện đầu vào nào có mức ưu tiên cao nhất ở thời điểm đó.

Chúng ta xem xét nguyên lý hoạt động và quá trình thiết kế bộ mã hoá ưu tiên qua ví dụ sau:

Hãy thiết kế một mạch logic để mã hoá nhị phân đối với 10 tín hiệu vào Y_0, Y_1, …, Y_9 sao cho mức độ ưu tiên cao nhất giảm dần từ Y_9 đến Y_0. Nếu có nhiều tín hiệu đồng thời xuất hiện ở đầu vào thì tín hiệu nào có mức ưu tiên cao nhất trong số đó mới được mã hoá, giả thiết cả tín hiệu đầu vào và tín hiệu đầu ra đều tích cực ở mức thấp.

Theo yêu cầu trên, căn cứ công thức $2^n \geq N = 10$, vậy dùng mã nhị phân n = 4 bit.

Bảng 3-5 bảng trạng thái bộ mã hoá ưu tiên.

PTIT


Y_9	Y_8	Y_7	Y_6	Y_5	Y_4	Y_3	Y_2	Y_1	Y_0	D	C	B	A
1	1	1	1	1	1	1	1	1	0	1	1	1	1
1	1	1	1	1	1	1	1	0	x	1	1	1	0
1	1	1	1	1	1	1	0	x	x	1	1	0	1
1	1	1	1	1	1	0	x	x	x	1	1	0	0
1	1	1	1	1	0	x	x	x	x	1	0	1	1
1	1	1	1	0	x	x	x	x	x	1	0	1	0
1	1	1	0	x	x	x	x	x	x	1	0	0	1
1	1	0	x	x	x	x	x	x	x	1	0	0	0
1	0	x	x	x	x	x	x	x	x	0	1	1	1
0	x	x	x	x	x	x	x	x	x	0	1	1	0

Bảng 3-5- Bảng trạng thái bộ mã hoá ưu tiên.

$$
\left.
\begin{aligned}
&\overline{D} = \overline{Y}_9 + Y_9\overline{Y}_8 = \overline{Y}_9 + \overline{Y}_8 \qquad \rightarrow D = \overline{\overline{Y}_9 + \overline{Y}_8} \\
&\overline{C} = Y_9Y_8\overline{Y}_7 + Y_9Y_8\overline{Y}_6 + Y_9Y_8\overline{Y}_5 + Y_9Y_8\overline{Y}_4 \rightarrow C = \overline{Y_9Y_8\overline{Y}_7 + Y_9Y_8\overline{Y}_6 + Y_9Y_8\overline{Y}_5 + Y_9Y_8\overline{Y}_4} \\
&\overline{B} = Y_9Y_8\overline{Y}_7 + Y_9Y_8\overline{Y}_6 + Y_9Y_8Y_5Y_4\overline{Y}_3 + Y_9Y_8Y_5Y_4\overline{Y}_2 \\
&\quad \rightarrow B = \overline{Y_9Y_8\overline{Y}_7 + Y_9Y_8\overline{Y}_6 + Y_9Y_8Y_5Y_4\overline{Y}_3 + Y_9Y_8Y_5Y_4\overline{Y}_2} \\
&\overline{A} = \overline{Y_9} + Y_9Y_8\overline{Y}_7 + Y_9Y_8Y_7Y_6\overline{Y}_5 + Y_9Y_8Y_7Y_6Y_5Y_4\overline{Y}_3 + Y_9Y_8Y_7Y_6Y_5Y_4Y_3Y_2\overline{Y}_1 \rightarrow \\
&\quad \rightarrow A = \overline{\overline{Y_9} + Y_9Y_8\overline{Y}_7 + Y_9Y_8Y_7Y_6\overline{Y}_5 + Y_9Y_8Y_7Y_6Y_5Y_4\overline{Y}_3 + Y_9Y_8Y_7Y_6Y_5Y_4Y_3Y_2\overline{Y}_1}
\end{aligned}
\right\} (3.2)
$$

Theo bảng 3-5, khi có nhiều tín hiệu cùng tác động, thì tín hiệu có mức ưu tiên cao nhất được mã hoá, các tín hiệu khác tương ứng x (dù là 1 hay 0) cũng không có tác dụng. Kết quả được các hàm logic đầu ra dưới dạng NORAND công thức (3.2).

Sơ đồ logic hình 3.11 thoả mãn yêu cầu trên



Hình 3. 11. Bộ mã hoá ưu tiên


PTIT

3.4.3. Các bộ giải mã

Giải mã là một quá trình phiên dịch hàm đã được gán bằng một từ mã. Mạch điện thực hiện giải mã gọi là bộ giải mã. Bộ giải mã biến đổi từ mã thành tín hiệu ở đầu ra. Có nhiều bộ giải mã, nhưng chúng đều có nguyên tắc hoạt động và phương pháp thiết kế tương tự nhau. Sau đây chỉ xét các bộ giải mã thông dụng.

3.4.3.1. Bộ giải mã nhị phân

Bộ giải mã nhị phân còn có tên là bộ giải mã "*1* từ *n*", bộ giải mã địa chỉ hoặc bộ chọn địa chỉ nhị phân.



Hình 3. 12. Sơ đồ khối bộ giải mã nhị phân

Chức năng của bộ giải mã nhị phân là lựa chọn duy nhất một đầu ra (lấy giá trị 1 hoặc 0), khi tác động tới đầu vào một số nhị phân. Như vậy, nếu số nhị phân là *n* bit (*n* đầu vào) sẽ nhận diện được 2^n địa chỉ khác nhau (trên 2^n đầu ra). Nói khác đi, mạch chọn địa chỉ nhị phân là một mạch logic tổ hợp có *n* đầu vào và 2^n đầu ra, nếu tác động tới đầu vào một số nhị phân thì chỉ duy nhất một đầu ra được lựa chọn, lấy giá trị 1 (tích cực cao) hoặc 0 (tích cực thấp), các đầu ra còn lại đều không được lựa chọn, lấy giá trị 0 hoặc 1. Sơ đồ khối tổng quát của bộ chọn địa chỉ nhị phân như chỉ ở hình 3.12.

Ví dụ: Xây dựng mạch giải mã nhị phân 2 vào 4 ra và một đầu vào điều khiển E.

Lời giải: Lập bảng trạng thái 3-6.

E	A_1	A_0	D_0	D_1	D_2	D_3
0	x	x	0	0	0	0
1	0	0	1	0	0	0
1	0	1	0	1	0	0
1	1	0	0	0	1	0
1	1	1	0	0	0	1


Bảng 3-6. Bảng trạng thái

Từ bảng trạng thái viết được biểu thức hàm ra như sau:

$$\left.\begin{aligned} D_0 &= E.\overline{A_1}.\overline{A_0} \\ D_1 &= E.\overline{A_1}.A_0 \\ D_2 &= E.A_1.\overline{A_0} \\ D_3 &= E.A_1.A_0 \end{aligned}\right\} \qquad (3.3)$$

Từ biểu thức (3.3) vẽ được sơ đồ logic như hình 3.13.


PTIT



Hình 3. 13. Sơ đồ logic mạch giải mã địa chỉ 2 vào – 4 ra.

IC 74154 là một bộ chọn địa chỉ nhị phân 4 vào 16 ra. Ký hiệu logic của nó được chỉ ra ở hình 3.14. Các đầu vào E_1, E_2, hoạt động theo tích cực thấp thường được sử dụng để mở rộng dung lượng hoặc thay đổi chức năng logic của bộ chọn địa chỉ.

Có thể mở rộng dung lượng bộ chọn địa chỉ nhị phân bằng cách ghép các IC có dung lượng nhỏ lại với nhau.



Hình 3. 14. Sơ đồ chân của IC 74154

3.4.3.2. Mạch giải mã 7 đoạn

Mã nhị phân BCD được chuyển sang thập phân và hiển thị các số thập phân bằng 7 đoạn sáng. 7 đoạn sáng có thể là LED hoặc tinh thể lỏng (LCD), ứng với mỗi tổ hợp xác định các thanh sáng sẽ hiển thị một chữ số ở hệ đếm thập phân.


Đối với LED, mỗi đoạn là một diode phát quang, khi có dòng điện đi qua đủ lớn (từ 5mA đến 30mA) thì đoạn tương ứng sẽ sáng.

Ngoài 7 đoạn sáng chính, mỗi LED có thêm một diode để biểu thị dấu phân số khi cần thiết. LED có 2 loại chính: LED anốt chung và LED catôt chung.

Hình 3.15 mô tả cấu trúc của đèn hiển thị số 7 đoạn sáng dùng diode phát quang, cách ký hiệu các đoạn bằng các chữ cái a, b, c, d, e, f, g. Bảy đoạn là 7 diode phát quang.

PTIT


Đối với LED catốt chung, catốt được nối với nhau và nối đất. Còn LED anốt chung thì anốt được nối với nhau và nối với + 5V.



Hình 3. 15. a) Cấu trúc của chỉ thị số 7 đoạn, b) LED catốt chung, c) LED anốt chung

Các bộ giải mã có các đầu ra tích cực thấp, sử dụng LED anốt chung, đầu ra của bộ giải mã được nối với các catôt qua các điện trở hạn chế dòng.

Dụng cụ hiển thị bằng tinh thể lỏng, gọi tắt là LCD (Liquid Crystal Display).



Hình 3. 16. Màn hình LCD và phương pháp kích thích sáng số 3 thập phân

LCD chỉ hoạt động khi có ánh sáng phân cực chiếu vào. Để đạt được mục đích này, phía trước các đoạn cần có một kính phân cực ánh sáng. Các đoạn không hoạt động sẽ phản xạ đối với luồng ánh sáng phân cực này và do đó không nhìn thấy chúng. Ngược lại các đoạn hoạt động không phản xạ nên bị đen lại. Ưu điểm nổi bật của LCD là công suất tiêu thụ rất nhỏ. Đây là ưu điểm quan trọng đặc biệt với các thiết bị bằng pin nhỏ (như máy tính bấm, máy tính xách tay…). Tuy nhiên, nhược điểm là độ sáng yếu vì LCD tận dụng ánh sáng có sẵn (nguồn tự nhiên của môi trường hay nguồn sáng nhỏ chiếu hậu) và điều khiển phản xạ của ánh sáng này.

LCD được bố trí kiểu 7 đoạn như LED làm việc với điện thế xoay chiều (25Hz đến 60Hz) với dòng tiêu thụ rất nhỏ.

PTIT

3.4.3.3. Thiết kế bộ giải mã BCD sang 7 đoạn

Các đầu vào D,C,B, A là mã BCD 8421. Trong đó 6 trạng thái từ 1010 ÷ 1111 không được sử dụng, đánh dấu chéo "X" để xử lý tối thiểu hoá. Tín hiệu đầu ra a ÷ g dùng để kích sáng LED tương ứng của hiển thị 7 thanh.


Ở đây xét mạch giải mã có các đầu ra tích cực ở mức thấp, dùng LED anốt chung.

Bảng 3-7 là bảng trạng thái bộ giải mã BCD sang bảy đoạn.

A	B	C	D	a	b	c	d	e	f	g	Số được hiển thị
0	0	0	0	0	0	0	0	0	0	1	0
0	0	0	1	1	0	0	1	1	1	1	1
0	0	1	0	0	0	1	0	0	1	0	2
0	0	1	1	0	0	0	0	1	1	0	3
0	1	0	0	1	0	0	1	1	0	0	4
0	1	0	1	0	1	0	0	1	0	0	5
0	1	1	0	0	1	0	0	0	0	0	6
0	1	1	1	0	0	0	1	1	1	1	7
1	0	0	0	0	0	0	0	0	0	0	8
1	0	0	1	0	0	0	0	1	0	0	9

Bảng 3-7. Bảng trạng thái bộ giải mã

Hình 3.17 trình bày các bảng Karnaugh. Các ô "x" có thể tuỳ chọn, trong khi tối thiểu hoá. Tối thiểu hoá dạng minterm, đối với các ô trong bảng Karnaugh có giá trị 0 để xác định hàm đảo:



Hình 3. 17. Bảng Karnaugh hàm logic đầu ra của các LED hiển thị a, b, c, d, e, f, g

(a) $\overline{a} = A + C + BD + \overline{B}.\overline{D}$ (dạng OR-AND)

$a = \overline{A + C + BD + \overline{B}.\overline{D}}$ (dạng NOR-AND)

(b) $\overline{b} = \overline{B} + C.D + \overline{C}.\overline{D}$

PTIT

$$b = \overline{\overline{B} + C.D + \overline{C}.\overline{D}}$$

(c) $$\overline{c} = B + \overline{C} + D$$

$$c = \overline{B + \overline{C} + D}$$

(d) $$\overline{d} = A + \overline{B}.\overline{D} + \overline{B}.C + B.\overline{C}.D + C.\overline{D}$$

$$d = \overline{A + \overline{B}.\overline{D} + \overline{B}.C + B.\overline{C}.D + C.\overline{D}}$$

(e) $$\overline{e} = \overline{B}.\overline{D} + C.\overline{D}$$

$$e = \overline{\overline{B}.\overline{D} + C.\overline{D}}$$


(f) $$\overline{f} = A + B.\overline{D} + B.\overline{C} + \overline{C}.\overline{D}$$

$$f = \overline{A + B.\overline{D} + B.\overline{C} + \overline{C}.\overline{D}}$$

(g) $$\overline{g} = A + C.\overline{D} + \overline{B}.C + B.\overline{C}$$

$$g = \overline{A + C.\overline{D} + \overline{B}.C + B.\overline{C}}$$

Xuất phát từ các hàm logic tối thiểu hoá sơ đồ logic được trình bày trên hình 3.18.



Hình 3. 18. Bộ giải mã BCD sang 7 đoạn.

Xoá các số 0 không có nghĩa và xoá các số không cần thiết của LED hiển thị.

Việc hiển thị có thể cần nhiều chữ số, dẫn đến trường hợp phần lớn số chữ số không có tín hiệu trên đầu vào, lúc này chúng hiển thị giá trị 0. Điều này gây khó khăn cho người đọc và tiêu tốn năng lượng của nguồn nuôi. Hoặc đôi khi không cần hiển thị các số 0 cần thiết. Để thực hiện các mục đích trên, trong thiết kế người ta đưa vào các chân điều khiển LED ở trạng thái tắt.

Ví dụ đối với IC 7447 người ta thiết kế có 2 chân RBO (Riple Blanking Output – Đầu ra xoá nối tiếp) và RBI (Riple Blanking Intput – đầu vào xóa nối tiếp).

PTIT

Khi RBO = 0 thì LED tắt. Khi DCBA = 0000 tương ứng hiển thị số 0. Nếu RBI = 0 thì LED tắt, còn các đầu vào ở giá trị khác, đầu ra hiển thị các chữ số khác 0 vẫn sáng bình thường.

3.4.4. Các bộ biến mã

Có nhiều loại mã nhị phân được dùng trong các hệ thống kỹ thuật số. Một vài mã này là nhị phân được tạo mã sang BCD, BCD dư 3, Gray, Gray dư 3, bát phân hoặc thập lục phân…Thông thường người ta yêu cầu đổi từ mã này sang mã khác. Ví dụ đầu vào của hệ thống kỹ thuật số có thể là mã NBCD, đầu ra có thể là LED 7 đoạn, hệ thống này xử lý dữ liệu theo dạng nhị phân nên dữ liệu phải chuyển từ mã NBCD sang mã nhị phân.


Các bộ biến mã có thể được thiết kế bằng cách sử dụng các cổng logic, các bộ ghép kênh và phân kênh. Tuy nhiên trên thực tế có một số loại IC có sẵn để thực hiện chức năng này.

3.4.4.1. Bộ biến mã từ nhị phân sang Gray

Bảng 3-9 là bảng trạng thái mô tả mối quan hệ giữa mã nhị phân và mã Gray 3 bit.

Thập phân	Nhị phân			Gray		
	B_2	B_1	B_0	G_2	G_1	G_0
0	0	0	0	0	0	0
1	0	0	1	0	0	1
2	0	1	0	0	1	1
3	0	1	1	0	1	0
4	1	0	0	1	1	0
5	1	0	1	1	1	1
6	1	1	0	1	0	1
7	1	1	1	1	0	0

Bảng 3-9. Bảng trạng thái mạch biến mã



Hình 3. 19. Mạch điện thực hiện bộ biến mã từ nhị phân sang Gray

Từ bảng trạng thái 3-9 viết được biểu thức của hàm ra như sau:

$$\left.\begin{aligned} G_2 &= B_2 \\ G_1 &= B_2 \oplus B_1 \\ G_0 &= B_1 \oplus B_0 \end{aligned}\right\} \qquad (3.4)$$

Từ đó, vẽ được sơ đồ logic như trên hình 3.19.

PTIT

3.4.4.2. Bộ biến mã từ Gray sang nhị phân

Bảng 3-10 là bảng trạng thái mô tả mối quan hệ giữa mã nhị phân và mã Gray 3 bit.


Thập phân	Gray			Nhị phân		
	G_2	G_1	G_0	B_2	B_1	B_0
0	0	0	0	0	0	0
1	0	0	1	0	0	1
2	0	1	1	0	1	0
3	0	1	0	0	1	1
4	1	1	0	1	0	0
5	1	1	1	1	0	1
6	1	0	1	1	1	0
7	1	0	0	1	1	1

Bảng 3-10. Bảng trạng thái mạch biến mã

Từ bảng trạng thái 3-10, viết được biểu thức của hàm ra như sau:

$$\left.\begin{aligned} B_2 &= G_2 \\ B_1 &= B_2 \oplus G_1 \\ B_0 &= B_1 \oplus G_0 \end{aligned}\right\} \quad (3.5)$$

Từ đó, vẽ được sơ đồ logic như trên hình 3.20



Hình 3. 20. Mạch điện thực hiện bộ biến mã từ Gray sang nhị phân

3.5. BỘ HỢP KÊNH VÀ PHÂN KÊNH


3.5.1 Bộ hợp kênh (MUX-Multiplexer)

Bộ hợp kênh còn gọi là bộ dồn kênh (hay bộ ghép kênh), nó cũng được gọi là bộ chọn dữ liệu (Data Selector). Bộ ghép kênh thực hiện dưới dạng một mạng các cổng NORAND (hay ORAND). Chức năng logic cơ bản của bộ ghép kênh là dưới sự điều khiển của tín hiệu chọn (*n* đầu vào điều khiển) thực hiện chọn ra kênh nào đó (trong số 2^n kênh đầu vào) để nối thông tín hiệu đầu vào được chọn đến đầu ra.

Để người dùng không bị nhầm lẫn trong việc xác định địa chỉ kênh, các nhà sản xuất vi mạch đã dùng các chỉ số kênh 0, 1, 2, … trùng với giá trị thập phân của tổ hợp nhị phân tương ứng của các đầu vào điều khiển.

Hình 3.21 trình bày sơ đồ khối của bộ hợp kênh 4 đầu vào và 1 đầu ra dữ liệu.

PTIT



Sơ đồ khối MUX 4:1

Hình 3. 21. Bộ hợp kênh 4 vào – 1 ra

Từ sơ đồ khối, xây dựng bảng trạng thái của MUX 4:1.


A_1	A_0	Y
0	0	D_0
0	1	D_1
1	0	D_2
1	1	D_3

Bảng 3-11. Bảng chức năng của bộ hợp kênh 4:1.

Từ bảng trạng thái, viết được biểu thức hàm ra:

$$Y = D_0.\overline{A_1}.\overline{A_0} + D_1.\overline{A_1}.A_0 + D_2.A_1.\overline{A_0} + D_3.A_1.A_0$$

Mạch điện hình 3.22 thể hiện hàm Y.




Mạch hợp kênh 4:1

Hình 3. 22. Sơ đồ logic mạch hợp kênh 4:1

Trong thực tế người ta chế tạo các bộ ghép kênh có 4, 8 hoặc 16 đầu vào dữ liệu. Hình 3.23 trình bày sơ đồ logic của vi mạch 74LS153. Trong vi mạch gồm 2 bộ ghép kênh có 4 đường vào dữ liệu, kí hiệu là C_0, C_1, C_2, C_3 và một đường ra Y. Cả hai bộ ghép kênh đều có chung 2 đầu vào điều khiển A, B, mỗi bộ ghép kênh đều có đầu vào cho phép $\overline{G}$ riêng. Mạch thuộc họ logic TTL, chân 16 là nguồn nuôi V_{CC}: + 5V, chân 8 là đất (GND): 0V.


PTIT




Hình 3. 23. Sơ đồ logic của bộ ghép kênh (4:1)

Vi mạch 74150 có ký hiệu logic trên hình 3.24 là bộ ghép kênh có 16 đường vào dữ liệu và 4 đường vào điều khiển chọn kênh A, B, C, D và một đầu vào cho phép $\overline{G}$. Đầu ra dữ liệu ký hiệu là W.

IC 74151 là bộ ghép kênh 8 đường có hai đầu ra Y và W là đảo của Y (hình 3.25).



Hình 3. 24. Ký hiệu logic của bộ ghép kênh 74150



Hình 3. 25. Ký hiệu logic của bộ ghép kênh 74151

PTIT

Đầu vào điều khiển			Cho phép	Đầu ra	Đầu ra
C	B	A	$\overline{G}$	Y	$W=\overline{Y}$
L	L	L	L	D_0	$\overline{D}_0$
L	L	H	L	D_1	$\overline{D}_1$
L	H	L	L	D_2	$\overline{D}_2$
L	H	H	L	D_3	$\overline{D}_3$
H	L	L	L	D_4	$\overline{D}_4$
H	L	H	L	D_5	$\overline{D}_5$
H	H	L	L	D_6	$\overline{D}_6$
H	H	H	L	D_7	$\overline{D}_7$
x	x	x	H	L	H


Bảng 3-12. Bảng chức năng của bộ ghép kênh 74151.

Từ bảng chức năng 3-12, suy ra bảng trạng thái với cách chọn mức thấp L là 0, mức cao H là 1 và có thể suy ra biểu thức logic sau:

$$Y=G.\left(\begin{array}{l}\overline{A}.\overline{B}.\overline{C}.D_0+A.\overline{B}.\overline{C}.D_1+\overline{A}.B.\overline{C}.D_2+A.B.\overline{C}.D_3+\\+\overline{A}.\overline{B}.C.D_4+A.\overline{B}.C.D_5+\overline{A}.B.C.D_6+A.B.C.D_7\end{array}\right) \qquad (3.6)$$

$$W=\overline{Y}$$

Từ biểu thức logic (3.6) có sơ đồ logic của bộ ghép kênh trên hình 3.26.




Hình 3. 26. Sơ đồ logic của bộ ghép kênh 8 đường 74151

3.5.2. Bộ phân kênh (Demultiplexer: DMUX)

Bộ phân kênh là một mạch logic tổ hợp có một đường vào và nhiều đường ra dữ liệu. Khác với bộ ghép kênh, bộ phân kênh làm chức năng chọn, truyền dữ liệu từ một đường vào

PTIT

dữ liệu đến các đường ra riêng biệt. Cũng giống bộ ghép kênh, bộ phân kênh cũng có các đường vào điều khiển (*n* đường) chọn đầu ra (2^n đầu ra).



Hình 3. 27. a) Sơ đồ khối và b) Sơ đồ logic của bộ phân kênh 1 đầu vào và 4 đầu ra dữ liệu

Đầu vào được nối với đầu ra nào là tuỳ theo tổ hợp giá trị của các đầu vào điều khiển.

Sơ đồ khối mô tả chức năng của bộ phân kênh một đầu vào, 4 đầu ra được trình bày trên hình 3.27a.

Từ sơ đồ khối hình 3.27a, bộ phân kênh này có hai đầu vào điều khiển là A, B một đầu vào dữ liệu D và 4 đầu ra dữ liệu được ký hiệu là Y_0, Y_1, Y_2, Y_3.

B	A	Y_0	Y_1	Y_2	Y_3
0	0	D	0	0	0
0	1	0	D	0	0
1	0	0	0	D	0
1	1	0	0	0	D

Bảng 3-13. Bảng trạng thái của bộ phân kênh 1 vào 4 ra.


Có thể lập bảng trạng thái biểu diễn sự hoạt động của bộ phân kênh trên như bảng 3-13.

Từ bảng trạng thái 3-13, viết được biểu thức logic của bộ phân kênh như sau:

$$\begin{aligned} Y_0 &= \overline{A}.\overline{B}.D \\ Y_1 &= A.\overline{B}.D \\ Y_2 &= \overline{A}.B.D \\ Y_3 &= A.B.D \end{aligned} \qquad (3.7)$$

Từ biểu thức logic, có thể xây dựng sơ đồ logic của bộ phân kênh như hình 3.27b. Hình 3.28 là các ký hiệu của các vi mạch phân kênh thường gặp trong thực tế.

PTIT




Hình 3. 28. Ký hiệu logic của các bộ phân kênh

IC 74LS155 gồm 2 bộ phân kênh một đầu vào, 4 đầu ra dữ liệu. Hai đầu vào điều khiển chọn kênh A, B được dùng chung cho cả hai bộ phân kênh.

IC 74LS154 là bộ giải mã địa chỉ 4 bit nhị phân.

IC 74LS138 là bộ giải mã địa chỉ, đồng thời có thể dùng làm bộ phân kênh một đường vào, 8 đường ra dữ liệu. Hình 3.29 trình bày sơ đồ logic của bộ phân kênh 74LS138.

Mạch có thể dùng như bộ phân kênh một đường vào, 8 đường ra dữ liệu Y_0, Y_1, …, Y_7. Khi dùng IC 74LS138 làm bộ phân kênh thì các đầu vào cho phép G_1, G_{2A}, G_{2B} dùng làm đầu vào dữ liệu.



Hình 3. 29. Sơ đồ logic của mạch giải mã, phân kênh 74LS138

3.5.3. Một số ứng dụng của bộ ghép kênh và phân kênh

3.5.3.1. Định tuyến dữ liệu

Có nhiều dữ liệu được định hướng tới một đích duy nhất, khi đó sử dụng bộ ghép kênh sẽ cho phép chọn dữ liệu nào (định tuyến đầu vào) hướng tới đích, các dữ liệu không được chọn sẽ bị cấm không tới được đích.


PTIT

3.5.3.2. Chuyển đổi luồng dữ liệu từ song song sang nối tiếp và ngược lại

Một luồng dữ liệu số song song có tính chất mọi bit của nó xuất hiện đồng thời, luôn có ưu thế về tốc độ xử lý nhanh nhưng khi truyền trên khoảng cách xa sẽ tốn nhiều đường truyền nên thông thường nó được chuyển đổi thành dữ liệu kiểu nối tiếp (với tính chất các bit xuất hiện tuần tự) trước khi đi đến đường truyền nhờ bộ ghép kênh-MUX.

Ví dụ:

Hình 3.30 cho phép thực hiện biến đổi 8 bit dữ liệu 8 bit song song thành một dãy nối tiếp theo trật tự xác định nhờ các tín hiệu chọn $A_2A_1A_0$ luân chuyển tuần tự từ trạng thái 000 đến trạng thái theo một chu kỳ xác định nhờ khối tạo xung nhịp (clock) tạo ra xung có chu kỳ là T_B.



Hình 3. 30. Chuyển dữ liệu song song 8 bit sang dãy nối tiếp 8 bit sau 8 xung nhịp

3.5.3.3. Tạo hàm logic

Sử dụng MUX tạo hàm logic trực tiếp từ bảng trạng thái không cần rút gọn, với mục đích này các đầu vào chọn (đầu vào địa chỉ) là các biến logic, mỗi đầu vào dữ liệu được nối thường xuyên với mức cao (logic 1) hay mức thấp (logic 0) tùy theo bảng trạng thái.


Ví dụ: F (A, B, C) = $\sum$ (1, 2, 6, 7).

Từ biểu thức trên, lập được bảng trạng thái 3-15.

Đầu vào chọn			Đầu ra	
A (A2)	B(A1)	C(A0)	F	
0	0	0	0	D_0
0	0	1	1	D_1
0	1	0	1	D_2
0	1	1	0	D_3
1	0	0	0	D_4
1	0	1	0	D_5
1	1	0	1	D_6
1	1	1	1	D_7

Bảng 3-15. Bảng trạng thái

PTIT



Hình 3. 31. Sơ đồ logic thực hiện hàm F

Có nhiều cách chọn đầu vào địa chỉ và đầu vào dữ liệu: Nếu chọn A, B là đầu vào địa chỉ thì C sẽ là đầu vào dữ liệu, hoặc ta chọn B, C là đầu vào địa chỉ thì A sẽ là đầu vào dữ liệu, hoặc ta chọn A, C là đầu vào địa chỉ thì B sẽ là đầu vào dữ liệu (tùy theo người sử dụng). Ví dụ ở đây chọn A, B là đầu vào địa chỉ và C là đầu vào dữ liệu thì được:

+ AB = 00 thì F = C;

+ AB = 01 thì $F = \overline{C}$;

+ AB = 10 thì F = 0;

+ AB = 11 thì F = 1;

Từ các biểu thức trên, vẽ được sơ đồ mạch thực hiện như hình 3.31.

3.6. MẠCH SỐ HỌC.

3.6.1. Mạch cộng.

Giả sử có hai số nhị phân n bit A và B, trong đó:

$A = A_{n-1} A_{n-2} ... A_0$ và $B = B_{n-1} B_{n-2} ... B_0$

Để xây dựng mạch thực hiện phép cộng hai số cần nắm vững nguyên tắc bộ cộng đầy đủ 1 bit, trên cơ sở đó xây dựng bộ cộng song song n bit. Cụ thể trong phần này sẽ giới thiệu phương pháp xây dựng bộ cộng song song 4 bit từ bộ cộng toàn phần (đầy đủ) 1 bit.

3.6.1.1. Mạch cộng 1 bit.

a. Mạch cộng bán phần (Half Adder – HA)

Mạch bán tổng có 2 đầu vào:

a_0 là bit có trọng số nhỏ nhất của số A.

b_0 là bit có trọng số nhỏ nhất của số B.

Mạch có 2 đầu ra: S_0 là kết quả phép cộng ở cột có trọng số nhỏ nhất.


C_0 là giá trị nhớ sang cột có trọng số cao hơn kế tiếp.

Nguyên tắc hoạt động của mạch bán tổng được diễn tả bởi bảng trạng thái 3-16.

PTIT

a_0	b_0	S_0	C_0
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Bảng 3-16. Bảng trạng thái của mạch HA



Hình 3. 32. a) Sơ đồ khối của HA, b) Sơ đồ logic

Từ bảng trạng thái, suy ra biểu thức logic của HA:

$$S_0 = a_0 \oplus b_0$$
$$C_0 = a_0 . b_0 \quad (3.8)$$

Sơ đồ khối và sơ đồ logic của HA được trình bày trên hình 3.32.

b. Mạch cộng toàn phần (Full Adder - FA)

Mạch có 3 đầu vào: a_i là chữ số cột thứ i của số A.

b_i là chữ số cột thứ i của số B.

C_i là bit nhớ của trọng số nhỏ hơn liền kề chuyển đến

Mạch có 2 đầu ra: S_0 là kết quả phép cộng ở cột thứ i.

C_0 là bit nhớ sang trọng số lớn hơn kế tiếp.

Bảng trạng thái của FA được trình bày ở bảng 3-17.

a_i	b_i	C_i	S_0	C_0
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1


Bảng 3-17. Bảng trạng thái của bộ FA

Từ bảng trạng thái suy ra hàm logic của FA:

PTIT

$$S_0 = a_i \oplus b_i \oplus C_i$$
$$C_0 = a_i.b_i + a_iC_i + b_iC_i \quad (3.9)$$

Sơ đồ khối và mạch logic trình bày trên hình 3.33.



Hình 3. 33. a) Sơ đồ khối của FA, b) Mạch logic.

Từ bảng trạng thái của FA dễ dàng suy ra biểu thức logic bằng cách lấy tổng chuẩn của các tích, tức là lấy tổng các Mintex mà hàm bằng 1.

$$\begin{aligned} S_0 &= \overline{a_i}.\overline{b_i}C_i + \overline{a_i}.b_i.\overline{C_i} + a_i.\overline{b_i}.\overline{C_i} + a_i.b_i.C_i \\ &= \overline{a_i}\left(\overline{b_i}C_i + b_i.\overline{C_i}\right) + a_i\left(\overline{b_i}.\overline{C_i} + .b_i.C_i\right) \\ &= a_i \oplus b_i \oplus C_i \end{aligned} \quad (3.10)$$


$$C_0 = \overline{a_i}.b_i.C_i + a_i.\overline{b_i}.C_i + a_i.b_i\overline{C_i} + a_i.b_i.C_i$$

Có thể tính C_0 theo cách khác:

$$\begin{aligned} C_0 &= \left(\overline{a_i}.b_i.C_i + a_i.\overline{b_i}.C_i\right) + \left(a_i.b_i.\overline{C_i} + a_i.b_i.C_i\right) \\ &= C_i\left(\overline{a_i}.b_i + a_i.\overline{b_i}\right) + a_i.b_i = C_i(a_i \oplus b_i) + a_i.b_i \end{aligned} \quad (3.11)$$

$$C_0 = C_i(a_i \oplus b_i) + a_i.b_i$$

Từ công thức (3.11) và (3.12) có thể xây dựng mạch FA từ hai mạch HA. Sơ đồ logic của FA từ hai HA được trình bày trên hình 3.34.



Hình 3. 34. Sơ đồ mạch FA.

Nếu $C_i = 0$ thì FA trở thành HA.

PTIT


3.6.1.2. Mạch cộng song song 4 bit.

Giả sử có hai số nhị phân 4 bit A và B. Trong đó:

$A = A_3 . A_2 . A_1 . A_0$

$B = B_3 . B_2 . B_1 . B_0$

Với A_0, B_0 là cột có trọng số bé nhất của 2 số A và B (2^0). A_3, B_3 là cột có trọng số lớn nhất của 2 số A và B (2^3). Từ bộ cộng nhị phân 1 bit có thể đưa ra mạch của bộ cộng song song 4 bit thực hiện phép cộng hai số A và B như hình 3.35.



Hình 3. 35. Bộ cộng song song 4 bit.

Ví dụ: Có hai số A và B với A = 1111, B = 1001. Phép cộng hai số được thực hiện như sau:

A	=		1	1	1	1
B	=		1	0	0	1
C	=	1	1	1	1	
	=	C_3	C_2	C_1	C_0	C_{-1}
Σ	=	1	1	0	0	0

Nhược điểm:

Tín hiệu nhớ ở đầu ra (Carry Out) được tạo thành sau khi đi qua bốn bộ cộng FA_0, …, FA_3. Nếu mỗi bộ cộng FA là hai mạch cộng bán phần thì Carry Out sẽ xuất hiện ở đầu ra sau một thời gian T = 8 lần thời gian quá độ với thời gian quá độ là thời gian trễ chuyển mạch của một tầng logic. Do vậy thời gian trễ rất lớn, đặc biệt khi số bit của mỗi số hạng tăng lên đủ lớn. Để khắc phục nhược điểm đó người ta dùng bộ cộng nhớ nhanh hay bộ cộng nhớ nhìn trước (Fast carry hay Carry look Ahead).

3.6.2. Mạch trừ.

2.6.2.1. Mạch bán hiệu (HS-Half Subtractor)

Mạch bán hiệu có 2 đầu vào:

a_0 là bit có trọng số nhỏ nhất của số A.

b_0 là bit có trọng số nhỏ nhất của số B.

Mạch có 2 đầu ra:

PTIT

S_0 (*Subtract Output*) là kết quả phép trừ ở cột có trọng số nhỏ nhất.

B_0 (*Borrow Out)* là giá trị "mượn" của cột có trọng số cao hơn kế tiếp.

Nguyên tắc hoạt động của mạch bán hiệu được diễn tả bởi bảng trạng thái 3-18.

a_0	b_0	S_0	B_0
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0

Bảng 3-18. Bảng trạng thái của mạch HS

Từ bảng trạng thái, suy ra biểu thức logic của HS:

$$S_0 = a_0 \oplus b_0$$
$$B_0 = \overline{a_0}.b_0 \qquad (3.12)$$

Sơ đồ khối và sơ đồ logic của HS được trình bày trên hình 3.36.

Error! Objects cannot be created from editing field codes.

Hình 3. 36. Sơ đồ mạch HS.

3.6.2.2. Mạch trừ toàn phần (Full Subtractor-FS)

a_i	b_i	B_i	S_0	B_0
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

Bảng 3-19. Bảng trạng thái của mạch trừ.

Mạch trừ toàn phần có 3 đầu vào:

a_i là chữ số cột thứ i của số A.

b_i là chữ số cột thứ i của số B.

B_i là bit "mượn"nhớ từ cột trước đưa tới

Mạch có 2 đầu ra:

S_0 (*Subtract Output*) kết quả phép trừ ở cột thứ i.

B_0 (*Borrow Out)* là đầu ra "mượn".

Bảng 3-19 là bảng trạng thái của bộ trừ đầy đủ.


Hàm logic:

PTIT

$$S_0 = a_i \oplus b_i \oplus B_i$$
$$B_0 = \overline{a_i}.b_i + \overline{a_i}.B_i + b_i.B_i \quad (3.13)$$

Sơ đồ khối và sơ đồ logic được trình bày trên hình 3.37.

Nếu $B_i = 0$, có mạch trừ bán phần.



Hình 3. 37. Sơ đồ của FS: a) Sơ đồ khối; b) Sơ đồ logic.


3.6.3. Mạch cộng, trừ theo bù 1 và bù 2.

Trong chương 1 đã đề cập đến cộng/ trừ theo bù 1 và bù 2.

Cộng/ trừ theo bù 1 có nghĩa là số dấu trừ biến thành dấu cộng thông qua phép bù 1. Khi thực hiện cộng, nếu xuất hiện bit tràn thì phải cộng vào kết quả để được đáp số chính xác.


Cộng/ trừ theo bù 2 có nghĩa là số dấu trừ biến thành dấu cộng thông qua phép bù 2. Khi thực hiện cộng, nếu xuất hiện bit tràn thì phải bỏ bit đó đi.

Hình 3.38 và 3.39 giới thiệu mạch cộng/trừ theo bù 1 và 2 sử dụng IC 7483 (cộng 2 số nhị phân 4 bit) và IC 7486 (XOR).



Hình 3. 38. Mạch cộng/trừ theo bù 1

PTIT



Hình 3. 39. Mạch cộng/trừ theo bù 2

3.6.4. Mạch so sánh.

Trong các hệ thống số, đặc biệt là trong máy tính, thường thực hiện việc so sánh hai số. Hai số cần so sánh có thể là các số nhị phân, có thể là các ký tự đã mã hoá nhị phân. Mạch so sánh có thể hoạt động theo kiểu nối tiếp hoặc theo kiểu song song. Trong phần này, sẽ nghiên cứu bộ so sánh theo kiểu song song.

3.6.4.1. Mạch so sánh bằng nhau.

a. Mạch so sánh bằng nhau 1 bit.

a_i	b_i	g_i
0	0	1
0	1	0
1	0	0
1	1	1

Bảng 3-20

Xét 2 bit a_i và b_i, gọi g_i là kết quả so sánh. Từ đó là có bảng trạng thái 3-20.

Từ bảng trạng thái 3-20, viết được biểu thức hàm ra:

$$g_i = \overline{a_i}.\overline{b_i} + a_i.b_i = \overline{a_i \oplus b_i} \qquad (3.14)$$

Error! Objects cannot be created from editing field codes.

Hình 3. 40. Sơ đồ logic hàm ra của bộ so sánh bằng 1 bit

b. Mạch so sánh bằng nhau 4 bit.

So sánh hai số nhị phân 4 bit A = $a_3a_2a_1a_0$ với B = $b_3b_2b_1b_0$. Vậy hai số A và B bằng nhau khi $a_3 = b_3$, $a_2 = b_2$, $a_1 = b_1$, $a_0 = b_0$.

Biểu thức đầu ra tương ứng là:

$$G = g_3.g_2.g_1.g_0 \qquad (3.15)$$

PTIT

với $g_3 = \overline{a_3 \oplus b_3}$

$g_2 = \overline{a_2 \oplus b_2}$

$g_1 = \overline{a_1 \oplus b_1}$

$g_0 = \overline{a_0 \oplus b_0}$

3.6.4.2. Mạch so sánh lớn hơn


a. Mạch so sánh lớn hơn 1 bit.

a_i	b_i	$f_<$	$f_=$	$f_>$
0	0	0	1	0
0	1	1	0	0
1	0	0	0	1
1	1	0	1	0

Bảng 3-21. Bảng trạng thái của mạch so sánh

Từ bảng trạng thái 3-21, có biểu thức ra:

$$f_< = \overline{a_i}.b_i$$
$$f_= = \overline{a_i \oplus b_i} \quad (3.16)$$
$$f_> = a_i.\overline{b_i}$$



Hình 3. 41. Mạch điện bộ so sánh 1 bit

b. Mạch so sánh 4 bit (So sánh lớn hơn).

So sánh hai số nhị phân 4 bit A = $a_3a_2a_1a_0$ với B = $b_3b_2b_1b_0$. Số A lớn hơn số B khi:


$a_3 > b_3$ hoặc $a_3 = b_3$ và $a_2 > b_2$ hoặc $a_3 = b_3$ và $a_2 = b_2$ và $a_1 > b_1$ hoặc $a_3 = b_3$ và $a_2 = b_2$ và $a_1 = b_1$ và $a_0 > b_0$.

Từ đó, có biểu thức hàm ra là:

$$f_> = a_3.\overline{b_3} + \overline{a_3 \oplus b_3}.a_2.\overline{b_2} + \overline{a_3 \oplus b_3}.\overline{a_2 \oplus b_2}.a_1.\overline{b_1} + \overline{a_3 \oplus b_3}.\overline{a_2 \oplus b_2}.\overline{a_1 \oplus b_1}.a_0.\overline{b_0}$$

Từ biểu thức trên, vẽ được sơ đồ logic 3.42.

PTIT



Hình 3. 42. Mạch điện bộ so sánh lớn hơn 4 bit

Một trong những bộ so sánh thông dụng hiện nay là 7485, 74LS85, 74HC85 - IC này so sánh 2 số nhị phân 4 bit.

3.7. MẠCH PHÁT HIỆN SAI

3.7.1. Mạch tạo và kiểm tra chẵn lẻ.

Có nhiều phương pháp mã hoá dữ liệu để phát hiện lỗi và sửa lỗi khi truyền dữ liệu. Phương pháp đơn giản nhất là thêm một bit vào dữ liệu được truyền đi sao cho số chữ số 1 trong dữ liệu luôn là chẵn hoặc lẻ. Bit thêm vào đó được gọi là bit chẵn/lẻ.

Để thực hiện được việc truyền dữ liệu theo kiểu đưa thêm bit chẵn, lẻ vào dữ liệu phải:

Xây dựng sơ đồ tạo được bit chẵn, lẻ để thêm vào *n* bit dữ liệu.

Xây dựng sơ đồ kiểm tra hệ xem đó là hệ chẵn hay lẻ với (n + 1) bit ở đầu vào (*n* bit dữ liệu, 1 bit chẵn/lẻ).

3.7.1.1 Mã chẵn, lẻ.

Mã chẵn và mã lẻ là hai loại mã có khả năng phát hiện lỗi hay dùng nhất. Để thiết lập loại mã này, chỉ cần thêm một bit chẵn/ lẻ (bit parity) vào tổ hợp mã đã cho, nếu tổng số bit 1 trong từ mã (bit tin tức + bit chẵn/lẻ) là chẵn thì được mã chẵn và ngược lại được mã lẻ.

Bảng 3-23 là một ví dụ về mã chẵn/lẻ.


BCD 8421	BCD 8421 chẵn		BCD 8421 lẻ	
		P_C		P_L
0000	0000	0	0000	1
0001	0001	1	0001	0
0010	0010	1	0010	0
0011	0011	0	0011	1
0100	0100	1	0100	0
0101	0101	0	0101	1
0110	0110	0	0110	1
0111	0111	1	0111	0

PTIT

BCD 8421	BCD 8421 chẵn		BCD 8421 lẻ	
		P_C		P_L
1000	1000	1	1000	0
1001	1001	0	1001	1

Bảng 3-23. Mã BCD 8421 chẵn / lẻ

3.7.1.2. Mạch tạo và kiểm tra chẵn/lẻ.



Hình 3. 43. Sơ đồ khối của mạch tạo bit chẵn/lẻ

Hình 3.43 mô tả sơ đồ khối của mạch tạo bit chẵn/lẻ.


Biểu thức kiểm tra tính chẵn:

$$P_C \oplus d_1 \oplus d_2 \oplus ... \oplus d_n = 0 \quad (3.17)$$

Biểu thức kiểm tra tính lẻ:

$$P_L \oplus d_1 \oplus d_2 \oplus ... \oplus d_n = 1 \quad (3.18)$$


Từ đó, xây dựng được mạch kiểm tra tính chẵn/lẻ:



Hình 3. 44. Sơ đồ khối của mạch kiểm tra chẵn/lẻ

Do công dụng phổ biến của mạch tạo và kiểm tra chẵn/lẻ nên người ta đã thiết kế sẵn trên một chip MSI (74180) (hình 3.45).

PTIT



Hình 3. 45. Sơ đồ chân và ký hiệu của IC 54/74180

3.7.2 Mạch tạo mã và giải mã Hamming

Mã Hamming là loại mã tuyến tính, mã này được R.W.Hamming đưa ra và sử dụng trong một số hệ thống thông tin. Mã này có khả năng sửa sai một lỗi. Mã Hamming có sơ đồ tạo mã và giải mã đơn giản.

Số bit kiểm tra P và số bit tin tức D phải thỏa mãn biểu thức

$$D + P + 1 \le 2^P \qquad (3.19)$$

Khi số bit tin tức tăng thì số bit kiểm tra cũng tăng, tuy nhiên tốc độ của số bit tin tức nhanh hơn nhiều so với sự tăng của số bit kiểm tra. Do vậy, khi số bit tin tức càng lớn thì hiệu quả sử dụng bit chẵn/lẻ càng cao, điều này dẫn đến việc sử dụng mã Hamming trở nên phổ biến.

3.7.2.1. Tạo mã

Để tạo mã Hamming, cần xác định giá trị các bit kiểm tra tính chẵn hoặc lẻ của từ mã. Vị trí các bit kiểm tra chẵn/lẻ là các bit có thứ tự 2^i tính từ bit có trọng số nhỏ nhất.

Ví dụ: với số bit tin tức là 5, áp dụng công thức (3.19) thì số bit kiểm tra chẵn/lẻ là 4. Cách sắp xếp vị trí các bit như sau:

9	8	7	6	5	4	3	2	1	
D_5	P_8	D_4	D_3	D_2	P_4	D_1	P_2	P_1	(*)

Các bit chẵn/lẻ có nhiệm vụ kiểm tra tính chẵn hoặc lẻ (tùy theo yêu cầu) của một số bit kể cả bản thân chúng trong tổ hợp mã.

Bit chẵn/lẻ P có nhiệm vụ kiểm tra tính chẵn lẻ tại các vị trí nó chiếm giữ có giá trị 1(theo bảng nhị phân).

Hệ thập phân	Hệ nhị phân $P_8P_4P_2P_1$
0	0 0 0 0
1	0 0 0 1
2	0 0 1 0

PTIT

Hệ thập phân	Hệ nhị phân $P_8P_4P_2P_1$
3	0 0 1 1
4	0 1 0 0
5	0 1 0 1
6	0 1 1 0
7	0 1 1 1
8	1 0 0 0
9	1 0 0 1
10	1 0 1 0
11	1 0 1 1
12	1 1 0 0
13	1 1 0 1
14	1 1 1 0
15	1 1 1 1

Bảng 3-24. Bảng trạng thái

Bit P_1 kiểm tra tính chẵn/lẻ tại các vị trí : 1, 3, 5, 7, 9, 11…

Bit P_2 kiểm tra tính chẵn/lẻ tại các vị trí : 2, 3, 6, 7, 10, 11…

Bit P_4 kiểm tra tính chẵn/lẻ tại các vị trí : 4, 5, 6, 7, 12,13…

Bit P_8 kiểm tra tính chẵn/lẻ tại các vị trí : 8, 9, 10, 11…

Nếu xây dựng mã Hamming chẵn thì phải thỏa mãn biểu thức kiểm tra tính chẵn như sau:

$d_1 \oplus d_2 \oplus d_3 \oplus \ldots \oplus d_n = 0$

Nếu xây dựng mã Hamming lẻ thì phải thỏa mãn biểu thức kiểm tra tính lẻ như sau:

$d_1 \oplus d_2 \oplus d_3 \oplus \ldots \oplus d_n = 1$.

Tìm P_0:

Do bit P_0 kiểm tra tính chẵn tại các vị trí : 1, 3, 5, 7, 9, 11…nên viết được biểu thức:

$P_0 \oplus$ vị trí 3 $\oplus$ vị trí 5 $\oplus$ vị trí 7$\oplus$ vị trí 9 $\oplus$ …= 0.

$P_0 \oplus D_1 \oplus D_2 \oplus D_4 \oplus D_5 \oplus \ldots = 0$.

Thay giá trị các vị trí trong công thức (*) tìm được P_0.

Tương tự đối với các P khác. Cuối cùng thay vào biểu thức (*) tìm được từ mã Hamming tương ứng.

Ví dụ: Cho từ mã thông tin là 101101, hãy xây dựng từ mã Hamming chẵn**.**

Lời giải:

101101 => D = 6 => P = 4 thoả mãn công thức (3.19).

10 9 8 7 6 5 4 3 2 1

PTIT

1	0	P_8	1	1	0	P_4	1	P_2	P_1

Tìm P_1:

$P_1 \oplus$ vị trí 3 $\oplus$ vị trí 5 $\oplus$ vị trí 7$\oplus$ vị trí 9 = 0.

$P_1 \oplus D_1 \oplus D_2 \oplus D_4 \oplus D_5 = 0$.

$P_1 \oplus 1 \oplus 0 \oplus 1 \oplus 0 = 0 \rightarrow P_1 = 0$

Tìm P_2:

$P_2 \oplus$ vị trí 3 $\oplus$ vị trí 6 $\oplus$ vị trí 7$\oplus$ vị trí 10 = 0.

$P_2 \oplus D_1 \oplus D_3 \oplus D_4 \oplus D_6 = 0$.

$P_2 \oplus 1 \oplus 1 \oplus 1 \oplus 1 = 0 \rightarrow P_2 = 1$

Tìm P_4:

$P_4 \oplus$ vị trí 5 $\oplus$ vị trí 6 $\oplus$ vị trí 7 = 0.

$P_4 \oplus D_2 \oplus D_3 \oplus D_4 = 0$.

$P_4 \oplus 0 \oplus 1 \oplus 1 = 0 \rightarrow P_4 = 0$

Tìm P_8:

$P_8 \oplus$ vị trí 9 $\oplus$ vị trí 10 = 0.


$P_8 \oplus D_5 \oplus D_6 = 0$.

$P_8 \oplus 0 \oplus 1 = 0 \rightarrow P_3 = 1$

Từ mã Hamming chẵn phát đi là:

1	0	1	1	1	0	0	1	1	0

Từ đó, vẽ được mạch tạo mã như hình 3.46.



Hình 3. 46. Mạch tạo mã Hamming

3.7.2.2. Giải mã

Khi nhận được từ mã, tiến hành tính S_i. Nếu mã Hamming chẵn thì $S_i = 0$, nếu là Mã Hamming lẻ thì $S_i = 1$. Nếu kết quả nhận được không đúng thì tổ hợp giá trị của các S_i chính là vị trí lỗi (đối với mã chẵn) hoặc tổ hợp các giá trị đảo của S_i chính là vị trí lỗi (đối với mã lẻ).

PTIT

Biểu thức của các S_i (đối với ví dụ trên) là:


$S_3 = P_3 \oplus D_5 \oplus D_6$

$S_2 = P_2 \oplus D_2 \oplus D_3 \oplus D_4$

$S_1 = P_1 \oplus D_1 \oplus D_3 \oplus D_4 \oplus D_6$

$S_0 = P_0 \oplus D_1 \oplus D_2 \oplus D_4 \oplus D_5$

Từ đó, vẽ được mạch giải mã như hình 3.47.



Hình 3. 47. Mạch giải mã Hamming


3.8. ĐƠN VỊ SỐ HỌC VÀ LOGIC (ALU).

Đơn vị số học và logic (Arithmetic – Logic Unit) là một thành phần cơ bản không thể thiếu được trong các máy tính. Nó bao gồm 2 khối chính là khối logic và khối số học và một khối ghép kênh.

Khối logic: Thực hiện các phép tính logic như là AND, OR, NOT, XOR.


Khối số học: Thực hiện các phép tính số học như là: cộng, trừ, tăng 1, giảm 1.

Sơ đồ khối của 1 đơn vị số học – logic ALU 4 bit được mô tả ở hình 3.48.



Hình 3. 48. Sơ đồ khối của bộ ALU 4 bit

PTIT



Hình 3. 49. Sơ đồ chân và ký hiệu của IC 74181

M là đầu vào chọn phép tính số học hay logic.

F_0, F_1 là hai đầu vào chọn chức năng.

Sau khi một phép tính số học hay logic được thực hiện thì kết quả sẽ được ghi lên 1 thanh ghi, ví dụ thanh ghi A. Kết quả này có thể được sử dụng để thực hiện phép tính sau.

Bộ ALU còn tạo ra các bit trạng thái chuyển đổi thanh ghi.

Hình 3.49 giới thiệu sơ đồ chân và sơ đồ ký hiệu của ALU 74181

TÓM TẮT

Trong chương này, chúng ta đã giới thiệu mạch logic tổ hợp. Mạch tổ hợp do các phần tử logic cơ bản cấu trúc nên. Đặc điểm của mạch tổ hợp là tín hiệu đầu ra ở thời điểm bất kỳ nào cũng chỉ phụ thuộc vào tín hiệu ở đầu vào ở thời điểm đó mà không liên quan đến trạng thái vốn có của mạch.

Mạch tổ hợp rất phong phú, không thể xem xét hết trong chương 3. Trọng tâm của chúng ta là nắm vững đặc điểm mạch tổ hợp và phương pháp chung khi thiết kế, phân tích mạch tổ hợp. Vì vậy, chúng ta đã giới thiệu một cách chọn lọc bộ mã hoá, bộ giải mã, bộ ghép kênh, phân kênh, mạch cộng, trừ, mạch so sánh…trong quá trình đó, đã xem xét phương pháp phân tích và thiết kế mạch tổ hợp.

Việc tối thiểu hoá hàm logic rất quan trọng. Vì việc này làm cho mạch logic đơn giản, kinh tế. Chúng ta mong muốn mạch điện càng ít linh kiện càng tốt, số đầu vào của mạch cổng cũng không thể quá nhiều.

CÂU HỎI ÔN TẬP

1. Mạch logic tổ hợp là mạch thực hiện chức năng gì?
2. Bộ mã hoá ưu tiên khác với bộ mã hoá thông thường ở điểm nào?
3. Dụng cụ hiển thị 7-đoạn có thể hiển thị những ký tự gì?

PTIT

4. Dụng cụ hiển thị 7-đoạn Anốt chung khác với loại Catốt chung ở điểm gì? Vẽ hình minh họa.

5. Thiết kế bộ ghép kênh 5 đường vào dữ liệu?

6. Dùng IC 74138 để thiết kế bộ phân kênh 1 vào 32 ra.

7. Thuật ngữ *parity* (tính chẵn lẻ) có nghĩa là gì? Nếu bộ tạo bit chẵn lẻ nhận một bit kiểm tra parity chẵn, nó yêu cầu nhận bit parity ở dạng gì?

8. Xây dựng mạch tạo và kiểm tra chẵn/ lẻ 7 bit?

9. Thiết kế mạch logic toàn NAND 2 lối vào để thực hiện việc lấy biểu quyết đa số: gồm 3 lối vào và 1 lối ra. Trạng thái lối ra luôn có mức theo đa số mức của tín hiệu vào.

10. Xây dựng mạch biến mã BCD 8421 thành nhị phân áp dụng cho số ($1001\ 0110\ 0101_2 = 965_{10}$).

11. Xây dựng mạch biến mã nhị phân 4 bit thành mã Gray.

12. Xây dựng mạch tổ hợp có 4 lối vào và 1 lối ra. Hàm ra có mức logic 1 khi tín hiệu lối vào chia hết cho 3.

13. Khi cần so sánh 2 số nhị phân 16 bit cần dùng mấy IC 7485? Hãy vẽ sơ đồ thực hiện việc ghép nối đó.

14. Khi cần cộng 2 số nhị phân 32 bit cần dùng mấy IC 74283? Hãy vẽ sơ đồ thực hiện việc ghép nối đó.

15. Dùng bộ ghép kênh để thực hiện hàm logic $f = A..B.C + \overline{A}.\overline{B}$

16. Xây dựng mạch biến mã BCD 8421 thành mã dư 3.

17. Xây dựng mạch biến mã mã dư 3 thành BCD 8421.

18. Xây dựng mạch logic kiểm tra tính lẻ có 3 đầu vào và 1 đầu ra. Chức năng của mạch là khi có lẻ số bit 1 ở đầu vào thì đầu ra có trạng thái 1.

PTIT